以太網(wǎng)PCB設(shè)計指導(dǎo)
我們現(xiàn)今使用的網(wǎng)絡(luò)接口均為以太網(wǎng)接口，目前大部分處理器都支持以太網(wǎng)口。目前以太網(wǎng)按照速率主要包括10M、10/100M、1000M三種接口，10M應(yīng)用已經(jīng)很少，基本為10/100M所代替。目前我司產(chǎn)品的以太網(wǎng)接口類型主要采用雙絞線的RJ45接口，且基本應(yīng)用于工控領(lǐng)域，因工控領(lǐng)域的特殊性，所以我們對以太網(wǎng)的器件選型以及PCB設(shè)計相當(dāng)考究。從硬件的角度看，以太網(wǎng)接口電路主要由MAC（Media Acc
下圖 1以太網(wǎng)的典型應(yīng)用。我們的PCB設(shè)計基本是按照這個框圖來布局布線，下面我們就以這個框圖詳解以太網(wǎng)有關(guān)的布局布線要點。
1.圖 2網(wǎng)口變壓器沒有集成在網(wǎng)口連接器里的參考電路PCB布局、布線圖，下面就以圖 2介紹以太網(wǎng)電路的布局、布線需注意的要點。
a) RJ45和變壓器之間的距離盡可能的短，晶振遠(yuǎn)離接口、PCB邊緣和其他的高頻設(shè)備、走線或磁性元件周圍，PHY層芯片和變壓器之間的距離盡可能短，但有時為了顧全整體布局，這一點可能比較難滿足，但他們之間的距離最大約10~12cm，器件布局的原則是通常按照信號流向放置，切不可繞來繞去；
b) PHY層芯片的電源濾波按照要芯片要求設(shè)計，通常每個電源端都需放置一個退耦電容，他們可以為信號提供一個低阻抗通路，減小電源和地平面間的諧振，為了讓電容起到去耦和旁路的作用，故要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環(huán)路面積盡量小，保證引線電感盡量??；
c) 網(wǎng)口變壓器PHY層芯片側(cè)中心抽頭對地的濾波電容要盡量靠近變壓器管腳，保證引線最短，分布電感最??；
d) 網(wǎng)口變壓器接口側(cè)的共模電阻和高壓電容靠近中心抽頭放置，走線短而粗（≥15mil）；
e) 變壓器的兩邊需要割地：即RJ45連接座和變壓器的次級線圈用單獨的隔離地，隔離區(qū)域100mil以上，且在這個隔離區(qū)域下沒有電源和地層存在。這樣做分割處理，就是為了達(dá)到初、次級的隔離，控制源端的干擾通過參考平面耦合到次級；
f) 指示燈的電源線和驅(qū)動信號線相鄰走線，盡量減小環(huán)路面積。指示燈和差分線要進(jìn)行必要的隔離，兩者要保證足夠的距離，如有空間可用GND隔開；
g) 用于連接GND和PGND的電阻及電容需放置地分割區(qū)域。
2. 以太網(wǎng)的信號線是以差分對（Rx±、Tx±）的形式存在，差分線具有很強(qiáng)共模抑制能力，抗干擾能力強(qiáng)，但是如果布線不當(dāng)，將會帶來嚴(yán)重的信號完整性問題。下面我們來一一介紹差分線的處理要點：
a) 優(yōu)先繪制Rx±、Tx±差分對，盡量保持差分對平行、等長、短距，避免過孔、交叉。由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，時序會發(fā)生偏移，還會引入共模干擾，降低信號質(zhì)量。所以，相應(yīng)的要對差分對不匹配的情況作出補(bǔ)償，使其線長匹配，長度差通?？刂圃?mil以內(nèi)，補(bǔ)償原則是哪里出現(xiàn)長度差補(bǔ)償哪里；
b)當(dāng)速度要求高時需對Rx±、Tx±差分對進(jìn)行阻抗控制，通常阻抗控制在100Ω±10%；
c)差分信號終端電阻（49.9Ω，有的PHY層芯片可能沒有）必須靠近PHY層芯片的Rx±、Tx±管腳放置，這樣能更好的消除通信電纜中的信號反射；
d)差分線對上的濾波電容必須對稱放置，否則差?？赡苻D(zhuǎn)成共模，帶來共模噪聲，且其走線時不能有stub ，這樣才能對高頻噪聲有良好的抑制能力。
3.變壓器集成在連接器的以太網(wǎng)電路的PCB布局、布線較不集成的相對簡單很多，下圖 3是采用一體化連接器的網(wǎng)口電路的PCB布局、布線參考圖：
從上圖可以看出，圖 3和圖 1的不同之處在于少了網(wǎng)口變壓器，其它大體相同。不同之處主要體現(xiàn)在網(wǎng)口變壓器已集成至連接器里，所以地平面無需進(jìn)行分割處理，但我們依然需要將一體化連機(jī)器的外殼連接到連續(xù)的地平面上。
以太網(wǎng)布局布線方面的要大致就這些，好的PCB布局布線不僅可以保證電路性能，還可以提高電路性能，筆者水平有限，不足之處歡迎指正交流。
