DDR學(xué)習(xí)筆記
摘要的描述相信大家都深有體會，最近鬧得沸沸揚(yáng)揚(yáng)的南京貼吧里的《南京珠江路百腦匯就是騙子窩》和網(wǎng)上相關(guān)微博《珠江路的騙子，你們還能活多久》等都無情的揭露著電子消費(fèi)市場的黑暗面，身處其間的我們又該如何練就慧眼，確保自己買到稱心的愛機(jī)呢，也許我們可以先從內(nèi)存說起。
圖 1魚龍混雜的電腦城
1.什么是DDR？
DDR，全稱：DDR SDRAM ，Double Data Rate Synchronous Dynamic Random Access Memary，即，雙數(shù)據(jù)速率同步動態(tài)隨機(jī)存取記憶體，也就是我們常用的內(nèi)存，它從SDRAM的基礎(chǔ)上發(fā)展起來，以后依次出現(xiàn)了DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM。它們的能效不斷提升。文章結(jié)尾附一張純良心內(nèi)存能效參數(shù)表。
圖 2DDR家族的一員
2.1SDRAM
SDRAM內(nèi)部組成如，可見其組成可以分為幾個(gè)部分，存儲陣列、IO門控單元、行列地址解碼器、行列地址鎖存器、邏輯控制單元（包含模式寄存器）、數(shù)據(jù)輸入輸出寄存器等。
圖 3SDRAM結(jié)構(gòu)圖
存儲矩陣內(nèi)部結(jié)構(gòu)，以8位內(nèi)存單元為例，每個(gè)內(nèi)存單元的數(shù)據(jù)輸出是并聯(lián)在一起，通過行列地址線選中一個(gè)存儲單元，
圖 4存儲單元結(jié)構(gòu)圖
存儲容量大小和數(shù)據(jù)位寬度、行地址、列地址、塊數(shù)量等的關(guān)系
2.2DDR SDRAM
圖 5DDR SDRAM 結(jié)構(gòu)圖
DDR的內(nèi)部結(jié)構(gòu)與SDRAM相比，數(shù)據(jù)讀寫部分改進(jìn)比較大。其一，使用了兩位預(yù)讀取的技術(shù)；其二，增加了DLL（delay lock loop演示鎖定回路）；其三，增加了數(shù)據(jù)掩碼控制和數(shù)據(jù)總線反轉(zhuǎn)控制；此外，時(shí)鐘信號和數(shù)據(jù)選通信號改為差分信號。
2.3DDR2 SDRAM
DDR2 SDRAM整體布局變化不大，在輸入輸出數(shù)據(jù)總線接口上變化比較多。
圖 6DDR2 SDRAM結(jié)構(gòu)圖
DDR2在DDR的基礎(chǔ)上增加了ODT（on-die termination片上終結(jié)，即通過內(nèi)部邏輯選擇合適的終端電阻進(jìn)行匹配）功能，預(yù)讀取提高到了4位，即每傳輸4個(gè)字節(jié)/字，只有第一個(gè)字節(jié)/字有潛伏期。
2.4DDR3 SDRAM
DDR3 SDRAM在輸入輸出數(shù)據(jù)總線接口上繼續(xù)提升性能，在存儲結(jié)構(gòu)上改進(jìn)工藝，堆疊更多的存儲塊，提高單顆芯片的容量。
在功能上的改進(jìn)有，增加了讀寫平衡功能。
圖 7讀寫時(shí)序平衡關(guān)系
2.5DDR4 SDRAM
DDR4 SDRAM在輸入輸出數(shù)據(jù)總線接口上繼續(xù)改善性能，在存儲結(jié)構(gòu)上繼續(xù)改進(jìn)工藝，不僅堆疊更多的存儲塊，而且使用硅片穿孔工藝把把堆疊成的存儲塊進(jìn)行并列放置，集中到一顆芯片中，提高單顆芯片的容量。
圖 8DDR4 SDRAM
2.6結(jié)尾與附錄
以上便是關(guān)于DDR的幾點(diǎn)小知識，站在理論的制高點(diǎn)，結(jié)合網(wǎng)上相關(guān)防偽攻略，能讓我們更有效的維護(hù)自身權(quán)益。
篇首說的那張內(nèi)存參數(shù)能效表，請拿好
表 1內(nèi)存參數(shù)表
